一、用自顶向下方法设计复接分接器（论文文献综述）
张磊[1]（2014）在《无线信道中Turbo码的性能分析及FPGA实现》文中研究说明信道编码作为信道抗干扰的一种关键技术，能够有效地降低信号在无线或有线信道中传输时出现突发错误的概率，确保信号在传输过程中的可靠性和有效性，从而最终保证通信质量。随着人们对信道编码技术长期的探索和研究，1948年香农提出了有噪信道编码定理。香农信道编码定理的提出为后人继续研究纠错码提供了一个强大的平台，也为信道编码研究人员指明了正确道路。而Turbo码具有接近香农理论极限的纠错性能，它是在信道编码定理的基础上被提出的一种级联码。由于Turbo码具有非常优良的纠错能力，使其在通信领域内具有非常广阔的应用市场和发展空间。首先，本文重点介绍了Turbo码编译码器的基本原理，并对其关键组成部分进行理论分析。详细推导它的两类译码算法，一类是最大后验概率算法及其简化算法，另一类是软输出维特比算法，并对这两类算法的运算复杂度进行定量分析和比较。另外，对影响Turbo码误码率性能的几个重要因子进行Matlab仿真实现和分析。其次，本文选择典型的瑞利衰落信道和莱斯衰落信道模型，利用Matlab对Turbo码的误码率进行仿真，对比其在高斯白噪声信道模型下误码率性能，探讨在实际应用中比较适应的通信环境。最后，本文选择Xilinx公司的ISE集成开发平台，采用Verilog HDL语言对其编码器和译码器实现FPGA设计，通过ModelSim波形仿真工具对给定的信息序列进行时序仿真，可观察信息序列的重新排列以及编译码过程。通过对仿真波形的观察以及将实验结果与理论值进行对比，最终能够证明Turbo码编译码器FPGA设计的正确性。
黄德新[2]（2010）在《单向视频光端机的设计与研究》文中进行了进一步梳理煤炭在我国一次能源中占据主导地位,大多矿井的开采条件恶劣,矿难的频繁发生,严重威胁到了矿工的生命安全。如何保证煤炭的安全生产,提高工作效率,已成为煤炭企业亟待解决的问题。视频监控具有直观、清晰等特点,矿井远程视频监控系统有助于及时了解矿井生产状况,可减少矿难的发生。光端机作为矿井远程视频监控系统的重要传输转换设备,因此,开展光端机的研究具有重要意义。本文将数字技术和光纤通信技术相结合,基于可编程逻辑处理器FPGA技术研制了一款视频光端机的设计方案。采用时分复用、串行数字视频传输方式实现了4路视频在一根光纤中同时传输。系统硬件部分主要包括视频处理模块、光收发模块以及各部分与FPGA接口模块等,视频处理模块主要选用AD9280和AD9708完成视频A/D与D/A转换,光收发模块选用湖北武汉启晟科技有限公司生产的型号为NM365X-L/NM665X-L的单纤双向光收发一体模块,控制部分选用Altera公司CycloneII系列芯片EP2C35F6728C为核心处理芯片。系统软件部分主要由FPGA控制实现,其功能主要包括控制视频A/D、D/A转换,完成数据的时分复用与解复用、8B10B编解码和并/串、串/并转换等。文章最后给出了系统调试平台和测试结果,实验结果表明,该款光端机系统工作性能稳定,信号传输效果好,适用于煤矿视频监控系统中。
赵厚滨[3]（2006）在《光纤自愈环网传输线路纵联保护的研究》文中指出继电保护是电力系统安全稳定运行的重要保障。220kV及以上等级的线路主保护均采用纵联保护。保护装置除测量、采集和控制部分外,还需要传输通道将信息准确、可靠、迅速地传送出去,使故障在最短时间内被切除。光纤具有对电不敏感的特性,抗干扰能力极强,传输容量非常大,用光纤作为保护的通道介质,优势独特。因此,作为220kV及以上电压等级系统的主保护,线路光纤纵联保护装置越来越多地被应用。但是使用原有的专用光纤通道的方式,资源浪费严重,而且为单一通道。而随着电力通信专网的快速发展,SDH光纤自愈环网有同步复用、标准光接口、强大的网管能力以及短时实现故障自恢复等特点,在江苏电力通信专网被广泛使用,由此设想利用SDH自愈光纤通信网传输继电保护信号。这无论对于增加继电保护传输通道的可靠性,还是光纤资源的合理利用都将有十分巨大的实用价值。由于苏州地调既有多年光纤保护的运行经验,又有完善的SDH光纤自愈通信环网。苏州地调具备了利用光纤自愈环网进行继电保护信息传输试验研究的物质条件。于是选择了一条220kV线路上的金山变和狮山变两个变电站,原因是两个变电站都处于不同的光纤自愈环网中。只要做适当的调整,可以将两个变电所接入同一个SDH光纤自愈环中。这样就能进行全面的通道测试,试验条件较为理想。认真研究保护对通道的要求,分析保护的传输格式,探讨光纤自愈网的自愈特性和传输时延特性,做了大量基础试验,得出了只有采用复用段倒换环保护模式的SDH光纤自愈环网才能满足输电线路纵联电流差动保护对于通道收发一致性的要求等重要结论。在进行的带负荷通道切换试验结果表明在光纤自愈环切换和恢复过程中,线路纵联保护没有异常和动作报告,说明保护装置完全能在通信环网的缆路或设备异常情况下安全运行。在完成了通道参数测试后,在金山变、狮山变二侧分别进行了各类故障模拟试验,保护设备动作情况正常。SDH光纤自愈环网的线路纵差（联）保护运行稳定可靠。保护装置和通信通道的运行情况良好,运行至今未出现异常和故障。
李彧[4]（2005）在《甚短距离（VSR）光传输数据转换芯片设计》文中研究指明近几年来,随着INTERNET的迅猛发展,人们对带宽的需求呈指数增长,高速网络设备之间的光互连需要更高的带宽和更低的成本,而高性价比的甚短距离（Very Short Reach,VSR）光传输技术是解决短距离（300米）光互连的优选方案。在OC-192速率等级（10Gb/s）以及OC-768速率等级（40Gb/s）上,光互连论坛制定了一系列的VSR光传输应用协议,其中VSR4-01.0、VSR4-03.0和VSR5-01.0协议中的数据转换芯片是本文的主要研究对象。在对现有SDH帧对齐电路性能分析的基础上,提出了一种创新的基于二进制搜索（Binary Search）的帧对齐方法。仿真与测试结果均显示,该电路在相同数据位宽条件下,性能明显优于现有帧对齐电路,已申请国家发明专利。通过对系统纠错性能的分析,提出了一种字节纠错方法。分析指出,该方法可以充分利用系统结构,大幅提高系统纠错能力。在VSR4-01电路的基础上,设计了VSR4-03.0数据转换芯片,在对整个设计进行充分仿真验证的基础上,采用Stratix GX系列FPGA设计了系统测试与验证硬件平台,经SDH测试仪单板环回测试与点对点通信测试,VSR4-03接口系统采用多模光纤传输误码率小于10-13。为了全面掌握VSR技术,设计了针对OC-768速率等级的VSR5-01数据转换芯片数字部分,对全部电路做了仿真,并对关键模块进行了FPGA下载测试,仿真与测试结果证明,整个电路达到了设计要求。本课题受国家高技术研究发展计划（863计划）支持,属于光通信技术专题课题,课题编号2001AA122032。
强智,李新慧,徐东明[5]（2004）在《多E1反向复用芯片中数据同步电路的设计及实现》文中研究表明简单介绍了多E1反向复用芯片的工作原理及虚级联技术,并重点介绍了用verilong语言完成的4路E1反向 复用FPGA芯片中数据同步电路的设计。
付燕[6]（2004）在《基于SOC的HDB3编译码和帧同步电路》文中研究表明本课题来源于横向项目“通信原理实验装置”。“通信原理实验装置”是通信工程和相关专业的本科生学习“通信原理”课程时的实验装置。本课题的基础是前期已经进行了该实验装置中HDB3编、译码和帧同步两部分电路传统方式的硬件设计实现。本课题的目的是将实验装置中各部分实验电路分别以硬件描述语言VHDL软模块方式实现后，集中到一个可编程逻辑电路（PLD）中。本文涉及HDB3编、译码和帧同步这两部分电路的VHDL实现。 传统电路设计方法一般采用“从底向上”（BOTTOM-UP）的设计，要求对底层电路芯片十分熟悉，而且设计方法相对复杂，工作量大，可移植性差。随着片上系统（SOC）设计技术的迅猛发展，基于可编程逻辑器件（FPGA）的SOC设计门槛已经大大降低。采用知识产权电路核（IP Core）将会提高SOC的开发效率，并逐渐成为主流方法。而功能模块化的系统芯片具有易于增加新功能和缩短上市时间的显着特点。基于上述技术的变化，本课题拟对原设计的实验电路部分实现升级，以便随时根据教学内容的变化对实验内容加以更新和换代。升级的主要方法是将各实验电路模块分别做成相应的VHDL设计模块，将其集中到一个可编程逻辑电路中，使实验装置中的实验电路部分实现单片化设计，同时为进一步形成功能电路的IP Core设计打下基础。 本课题具体目标有两个。第一是用硬件描述语言VHDL来实现HDB3编、译码功能电路。本文从HDB3编码、译码的原理出发，首先将其用逻辑关系表达出来，然后用VHDL语言来加以描述。在此基础上，用EDA工具MAXPLUS Ⅱ进行编译、综合和仿真。结果表明，所设计的代码完全可以实现HDB3码的编、译码功能，并为进一步形成可复用的HDB3编译码电路的IP Core打下基础。 课题的另一个目标是用EDA工具实现帧同步电路。本部分利用MAXPLUS Ⅱ提供的多层次设计功能，将帧同步电路分为识别器、分频器、前方保护、后方保护和触发器五个模块。先用VHDL语言从功能出发对各个模块进行描述，在实现了各部分的编译、综合和仿真后，再将各个模块用原理图的方式组合起来，构成顶层电路，最后进行顶层电路的系统仿真，从而完成帧同步电路的设计。结果证郑州大学硕士研究生论文明本设计完全可以实现帧同步电路的功能，且整个设计过程也体现了利用EDA工具实现自顶到底（TOP一DOWN）设计的有效性。
曾敏[7]（2004）在《甚短距离光互联系统高速并行帧同步电路设计》文中提出随着Internet网络和电信网络的快速发展,各种视频音频多媒体通信的广泛应用,对网络的带宽要求越来越大,光纤通信已经成为信息高速公路的基石。目前,大量的光网络设备被放置于电信服务提供商的同一机房里。为了降低不同设备间采用高速光互联的成本,光互连论坛（Optical Internetworking Forum,OIF）制订了一系列应用于甚短距离（very short reach,VSR）光互联的协议,也即是VSR接口协议,其核心是采用低速并行光链路代替高速串行的光链路,以降低成本。目前OIF制订的VSR接口有10Gbit/s VSR4接口规范和40Gbit/s VSR5接口规范。本文中所研究的VSR4-1为10Gbit/s STM-64/OC-192 SDH/SONET VSR4接口规范中的一个应用协议,它将STM-64/OC-192帧格式数据匹配到十二路并行低速光纤通道上传输。帧同步电路是数字传输系统中的重要组成部分。VSR帧同步系统是VSR转换集成电路的重要组成部分,STM-64/OC-192的数据经过分割排列、编码、插入校验码、帧定界符插入等处理匹配到十二路1.25Gbit/s通道上,形成具有新的帧结构的数据流,在接收端VSR帧同步系统通过搜捕帧同步码组将接收到的数据重新按照帧结构排列,与发送端保持帧同步,即是将十二路未同步数据转换成十二路同步数据。帧同步的实现方法有逐位调整法和置位调整法,经比较分析,采用置位调整法。结合VSR十二路通道并行传输STM-64/OC-192帧数据的特点,分析了帧同步系统主要性能参数,参考ITU-T的G.783建议中对SDH帧同步性能要求的建议,选取了符合VSR并行传输结构和满足SDH性能要求的参数。为了提高系统的稳定性,在电路上采用并行帧同步电路结构,并采用搜捕校验、同步保护增加系统抗干扰性能。采用自顶向下的设计方法,用Verilog HDL硬件描述语言对VSR十二路帧同步系统进行描述,论文中给出了各个电路的结构和仿真结果。同时设计了基于m序列的高速误码检测系统辅助该帧同步系统和VSR系统的测试。采用现场可编程门阵列实现了该帧同步系统,作为VSR实验系统的关键模块之一的VSR帧同步电路最后在实际系统上测试通过,通过测试结果表明该帧同步系统能够实际应用,达到了设计目标,在VSR实验系统中工作稳定。
徐钊,杨福锦,郑红党[8]（2003）在《FOM光纤自愈环网》文中认为一种仿SDH帧结构的中、小容量的时分复用光纤通信系统,能实现4～16路E1的单步复/分接,组成光纤自愈环网。讨论其帧结构设计、组网方案、设备研制和应用。
张蕾,黄国策,宋明[9]（2002）在《用Altera FLEX10K可编程逻辑器件实现复用器的设计》文中提出以三路固定时分复用器的设计为例 ,介绍了Altera公司的FLEX10K嵌入式可编程逻辑器件的自顶向下设计方法 ,给出了FLEX10K嵌入式可编程器件在Mux+ plusⅡ环境下对多路时分复用器的仿真实现
丁明威,黄培中[10]（2000）在《用自顶向下方法设计复接分接器》文中研究表明介绍 VHDL语言和自顶向下方法设计光纤传输系统中的准同步复接分接器，整个设计是在 Xilinx Foundation Series集成开发环境下完成的，最后给出仿真结果。
二、用自顶向下方法设计复接分接器（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、用自顶向下方法设计复接分接器（论文提纲范文）
（1）无线信道中Turbo码的性能分析及FPGA实现（论文提纲范文）
| 中文摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 信道编码的发展历史 |
| 1.2 Turbo 码的产生背景和意义 |
| 1.3 本文各章节主要内容 |
| 本章小结 |
| 第2章 Turbo 码的编译码原理与算法 |
| 2.1 Turbo码编码器的结构 |
| 2.2 Turbo 码译码器的结构 |
| 2.3 Turbo 码的译码算法 |
| 本章小结 |
| 第3章 Turbo 码的几种影响因子分析 |
| 3.1 交织长度对 Turbo 码误码率性能的影响 |
| 3.2 循环迭代次数对 Turbo 码误码率性能的影响 |
| 3.3 分量码对 Turbo 码误码率性能的影响 |
| 3.4 不同交织器对 Turbo 码误码率性能的影响 |
| 3.5 码率对 Turbo 码误码率性能的影响 |
| 3.6 译码算法对 Turbo 码误码率性能的影响 |
| 本章小结 |
| 第4章 不同信道模型下 Turbo 码的误码率性能分析 |
| 4.1 无线信道建模 |
| 4.2 Matlab 仿真实现 |
| 本章小结 |
| 第5章 Turbo 码编译码器的 FPGA 设计与实现 |
| 5.1 设计工具与硬件描述语言 |
| 5.2 Turbo 码编码器的 FPGA 实现 |
| 5.2.1 编码器的顶层模块 |
| 5.2.2 交织器的实现 |
| 5.2.3 分量编码器的实现 |
| 5.2.4 删余器的实现 |
| 5.2.5 控制模块 |
| 5.3 Turbo 码译码器的 FPGA 实现 |
| 本章小结 |
| 第6章 总结 |
| 参考文献 |
| 致谢 |
| 申请学位期间的研究成果及发表的学术论文 |
（2）单向视频光端机的设计与研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题背景 |
| 1.2 光纤通信的传输原理与特点 |
| 1.2.1 光纤通信系统的传输原理 |
| 1.2.2 光纤通信的主要特点 |
| 1.3 光端机发展现状及趋势 |
| 1.3.1 模拟光端机与数字光端机 |
| 1.3.2 光端机市场的发展趋势 |
| 1.4 本文主要工作及基本结构 |
| 2 光端机的设计原理与分析 |
| 2.1 光端机的基本结构 |
| 2.1.1 光发送机 |
| 2.1.2 光接收机 |
| 2.2 视频信号的数字化 |
| 2.2.1 视频模/数变换 |
| 2.2.2 视频数/模变换 |
| 2.3 数字信号的并/串传输 |
| 2.4 时分多路复用传输 |
| 2.4.1 时分多路复用传输原理 |
| 2.4.2 时分多路复用传输分类 |
| 2.5 本章小结 |
| 3 总体方案设计 |
| 3.1 基本设计思想 |
| 3.2 系统结构 |
| 3.3 主要元器件的选择 |
| 3.4 系统性能指标 |
| 3.5 本章小结 |
| 4 系统硬件电路设计 |
| 4.1 发送端视频处理模块 |
| 4.1.1 视频放大电路 |
| 4.1.2 低通滤波电路 |
| 4.1.3 同步分离电路 |
| 4.1.4 视频A/D 转换电路 |
| 4.2 接收端视频处理模块 |
| 4.2.1 视频D/A 转换电路 |
| 4.2.2 视频信号一级放大电路 |
| 4.2.3 视频信号滤波及二级放大电路 |
| 4.3 光收发模块 |
| 4.3.1 光收发原理 |
| 4.3.2 光模块与 FPGA 接口连接设计 |
| 4.4 本章小结 |
| 5 系统软件控制设计 |
| 5.1 FPGA 开发平台简介 |
| 5.1.1 FPGA 技术及工作原理 |
| 5.1.2 FPGA 开发环境 |
| 5.1.3 FPGA 开发流程 |
| 5.2 A/D、D/A 转换控制实现 |
| 5.2.1 A/D 转换控制 |
| 5.2.2 D/A 转换控制 |
| 5.3 时分复用与解复用设计 |
| 5.3.1 发送端合路器的FPGA 实现 |
| 5.3.2 接收端分路器的FPGA 实现 |
| 5.4 光传输线路码8B/10B 的设计与实现 |
| 5.4.1 码型变换必要性及码型选择 |
| 5.4.2 8B/10B 编译码原理 |
| 5.4.3 8B/10B 编译码器设计 |
| 5.4.4 8B/10B 编译码FPGA 仿真 |
| 5.5 并/串、串/并转换 |
| 5.5.1 并/串转换 |
| 5.5.2 串/并转换 |
| 5.6 本章小结 |
| 6 系统调试 |
| 6.1 电源模块调试 |
| 6.2 FPGA 模块调试 |
| 6.3 视频 A/D、D/A 模块调试 |
| 6.4 整机测试 |
| 6.5 本章小结 |
| 7 总结与展望 |
| 参考文献 |
| 作者简历 |
| 学位论文数据集 |
（3）光纤自愈环网传输线路纵联保护的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1. 课题的研究背景和国内外现状 |
| 1.1.1. 研究背景 |
| 1.1.2. 国内外现状 |
| 1.2. 课题的提出和技术难点 |
| 1.3. 课题的内容 |
| 1.4. 本论文各章节的主要内容 |
| 第二章 纵联保护对通道要求的理论研究 |
| 2.1. 纵联保护的技术分析 |
| 2.1.1. 纵联保护概述 |
| 2.1.2. 纵联保护的基本原理 |
| 2.1.3. 纵联保护的分类 |
| 2.2. 光纤电流差动保护原理的研究 |
| 2.2.1. 分相电流差动保护的动作特性 |
| 2.2.2. 运行线路的光纤电流差动保护判据总结 |
| 2.3. 纵联保护的传输通道 |
| 2.3.1. 纵联保护传输通道的分类 |
| 2.3.2. 纵联保护的信息传输格式 |
| 2.3.3. 纵联保护信息传输与OSI的关系 |
| 2.4. 纵联保护对传输延时和通道的要求 |
| 2.4.1. 线路电流纵差保护对通道的要求 |
| 2.4.2. 线路纵联保护对通道的要求 |
| 2.5. 本章小结 |
| 第三章 SDH自愈环网作为纵联保护通道的研究 |
| 3.1. 光纤通信 |
| 3.1.1. 光纤的结构与分类 |
| 3.1.2. 光纤通信的特点 |
| 3.1.3. 光纤在继电保护中的应用 |
| 3.2. SDH原理与技术 |
| 3.2.1. SDH概述及组成 |
| 3.2.2. SDH传输速率和帧结构 |
| 3.2.3. SDH的同步复用以及保护设备的通信接口 |
| 3.2.4. SDH的开销字节 |
| 3.2.5. SDH 传送网的分层模型 |
| 3.2.6. SDH管理网的分层结构 |
| 3.2.7. SDH光纤通信系统误码特性的分析 |
| 3.3. SDH光纤自愈环网的延时 |
| 3.4. SDH自愈环分类 |
| 3.5. SDH自愈环网的工作原理 |
| 3.5.1. SDH单向自愈环的工作原理 |
| 3.5.2. SDH单向自愈环与纵联保护通道的关系 |
| 3.5.3. SDH双向自愈环的工作原理 |
| 3.5.4. SDH双向自愈环与纵联保护通道的关系 |
| 3.6. 本章小结 |
| 第四章 通道参数以及带负荷功能和技术指标测试 |
| 4.1. 课题测试试验的背景和目的 |
| 4.2. 纵联保护通道测试方案 |
| 4.2.1. 测量保护通道延时 |
| 4.2.2. 光纤自愈网采用复用段保护模式保护和恢复过程的分析 |
| 4.3. 保护装置构成 |
| 4.3.1. RCS-931A超高压线路成套保护装置 |
| 4.3.2. RCS-902A型超高压线路成套保护装置 |
| 4.3.3. FOX-41A型继电保护光纤通信接口装置 |
| 4.3.4. 继电保护信号数字复接接口装置 |
| 4.4. 保护通道延时的测量 |
| 4.4.1. 用误码仪测通道延时 |
| 4.4.2. 用逻辑分析仪测金山、狮山之间单向延时 |
| 4.4.3. 通道延时测定结论 |
| 4.5. 复用段保护模式保护、恢复过程 |
| 4.5.1. 复用段保护模式保护、恢复过程 |
| 4.5.2. 复用段保护过程的特点 |
| 4.5.3. 复用段保护恢复过程的特点 |
| 4.6. 试运行测试 |
| 4.7. 功能和技术指标的测试 |
| 4.7.1. 试验系统配置及试验仪器 |
| 4.7.2. 试验系统技术指标测试参照依据 |
| 4.7.3. 试验系统通道延时参数 |
| 4.7.4. 运行方式及线路潮流 |
| 4.8. 通道切换试验及通道异常模拟测试 |
| 4.9. 区内外模拟故障 |
| 4.10. 测试结果 |
| 4.11. 结论 |
| 4.12. 本章小结 |
| 第五章 结论与展望 |
| 致谢 |
| 参考文献 |
| 作者在读期间发表的论文清单 |
| 附录 |
| 配置参数表 |
| 测试记录 |
| 模拟项目测试表 |
（4）甚短距离（VSR）光传输数据转换芯片设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 VSR 技术产生背景 |
| 1.2 VSR 标准与性能 |
| 1.3 本文的主要工作 |
| 第二章 OIF-VSR 协议介绍 |
| 2.1 VSR4-01.0 规范 |
| 2.1.1 发送方向数据转换芯片功能 |
| 2.1.2 接收方向数据转换芯片功能 |
| 2.2 VSR4-02.0 规范 |
| 2.3 VSR4-03.0 规范 |
| 2.4 VSR4-04.0 规范 |
| 2.5 VSR4-05.0 规范 |
| 2.6 VSR5-01.0 规范 |
| 2.6.1 发送方向数据转换芯片功能 |
| 2.6.2 接收方向数据转换芯片功能 |
| 2.7 SFI-4 接口协议 |
| 2.8 SFI-5 接口协议 |
| 2.9 本章小结 |
| 第三章 VSR4 系统平台设计与实现 |
| 3.1 引言 |
| 3.2 VSR4 系统平台组成 |
| 3.3 Stratix GX FPGA 器件介绍 |
| 3.3.1 Stratix GX FPGA 器件结构 |
| 3.3.2 GXB 高速收发模块介绍 |
| 3.4 系统规划与PCB 版图设计 |
| 3.4.1 PCB 原理图设计 |
| 3.4.2 高速PCB 版图设计 |
| 3.5 测试方案 |
| 3.5.1 芯片内部环回自测 |
| 3.5.2 系统环回自测 |
| 3.5.3 SDH 网络分析仪测试方案 |
| 3.6 本章小结 |
| 第四章 VSR4-01 数据转换芯片关键电路 |
| 4.1 引言 |
| 4.2 VSR4-01 发送方向OC-192 并行帧同步模块设计 |
| 4.2.1 OC-192 帧同步模块功能描述 |
| 4.2.2 帧对齐电路结构比较与选择 |
| 4.2.3 帧对齐电路性能分析 |
| 4.2.4 帧同步系统参数选择与性能 |
| 4.2.5 编译综合结果 |
| 4.3 VSR4-01 字节纠错电路设计 |
| 4.3.1 OIF-VSR4-01 应用协议要求 |
| 4.3.2 检错纠错性能分析 |
| 4.3.3 字节纠错电路原理与设计 |
| 4.3.4 电路结构 |
| 4.4 本章小结 |
| 第五章 VSR4-03 数据转换芯片设计 |
| 5.1 引言 |
| 5.2 VSR4-03 发送方向数据转换芯片设计 |
| 5.2.1 VSR4-03 发送方向数据转换芯片功能描述 |
| 5.2.2 VSR4-03 发送方向OC-192 帧同步模块设计 |
| 5.2.3 数据通道映射 |
| 5.2.4 16:1 高速复接模块实现 |
| 5.3 VSR4-03 接收方向数据转换芯片设计 |
| 5.3.1 VSR4-03 接收方向数据转换芯片功能描述 |
| 5.3.2 VSR4-03 接收方向帧同步模块分析与设计 |
| 5.3.3 VSR4-03 接收方向通道间数据对齐整缓冲模块设计 |
| 5.3.4 OC-192 帧重组与SFI-4 接口适配 |
| 5.4 本章小结 |
| 第六章 VSR5-01 数据转换芯片设计 |
| 6.1 引言 |
| 6.2 发送方向数据转换芯片功能描述 |
| 6.2.1 功能描述 |
| 6.2.2 设计考虑 |
| 6.3 SFI-5 去斜移模块设计 |
| 6.3.1 SFI-5 接口协议规定 |
| 6.3.2 SFI-5 接口设计实现 |
| 6.4 OC-768 帧同步模块设计 |
| 6.4.1 Binary Search 帧对齐方法改进 |
| 6.4.2 性能分析 |
| 6.5 12 通道映射模块设计 |
| 6.5.1 VSR5-01 数据通道帧结构 |
| 6.5.2 通道映射与时钟域转换电路设计 |
| 6.6 BIP-8 计算与产生模块设计 |
| 6.6.1 比特间插奇偶校验8 位码（BIP-8） |
| 6.6.2 OC-768 并行BIP-8 计算模块设计 |
| 6.7 内嵌PRBS 测试模块设计 |
| 6.7.1 VSR5-01 自测模式数据通路 |
| 6.7.2 PRBS 发生器设计与测试帧结构 |
| 6.8 接收方向数据转换芯片功能描述 |
| 6.9 接收方向通道帧同步电路设计 |
| 6.10 接收方向数据缓冲模块设计 |
| 6.11 光纤反转调整模块设计 |
| 6.12 BIP-8 数据校验与PRBS 自测模块设计 |
| 6.12.1 接收方向BIP-8 数据校验模块设计 |
| 6.12.2 PRBS 误码测试模块设计 |
| 6.12.3 SFI-5 发射模块设计 |
| 6.13 本章小结 |
| 第七章 仿真与测试结果分析 |
| 7.1 引言 |
| 7.2 VSR 系统板测试结果与分析 |
| 7.3 VSR4-01 数据转换芯片测试结果 |
| 7.4 VSR4-03 测试结果与分析 |
| 7.4.1 单板自环回测试结果 |
| 7.4.2 点对点传输测试结果 |
| 7.5 VSR5-01 系统仿真与单元电路测试 |
| 7.5.1 VSR5-01 发送方向仿真与单元电路测试结果 |
| 7.5.2 VSR5-01 接收方向仿真与单元电路测试结果 |
| 7.6 本章小结 |
| 第八章 总结 |
| 致谢 |
| 参考文献 |
（5）多E1反向复用芯片中数据同步电路的设计及实现（论文提纲范文）
| 引言 |
| 1 反向复用芯片的工作原理 |
| 2 虚级联及应用 |
| 3 数据同步电路的设计 |
| 3.1 总体设计框图 |
| 3.2 各模块的设计 |
| 3.2.1 子帧同步模块 |
| 3.2.2 复帧同步模块 |
| 3.2.3 开销提取模块 |
| 3.2.4 接收FIFO模块 |
| 3.2.5 发送FIFO模块 |
| 3.2.6 FIFO控制模块 |
| 3.2.7 SDRAM控制器 |
| 3.3 数据流图 |
| 3.4 SDRAM存放数据的格式划分 |
| 4 结束语 |
（6）基于SOC的HDB3编译码和帧同步电路（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 第2章 基于VHDL语言的HDB3编译码模块 |
| 2.1 SOC和VHDL语言 |
| 2.2 HDB3码的编码规则 |
| 2.3 编码器设计 |
| 2.3.1 编码设计思想 |
| 2.3.2 编码部分VHDL程序设计及仿真波形 |
| 2.4 译码器设计 |
| 2.4.1 译码设计思想 |
| 2.4.2 译码部分VHDL程序设计及仿真波形 |
| 2.5 小结 |
| 第3章 以多层次设计法实现帧同步模块 |
| 3.1 同步原理 |
| 3.2 帧同步性能的估算 |
| 3.2.1 标志字的设计 |
| 3.2.2 帧同步系统的性能 |
| 3.2.3 帧同步的保护 |
| 3.3 帧同步电路的EDA实现 |
| 3.3.1 帧同步电路的框图 |
| 3.3.2 帧同步电路的VHDL描述 |
| 3.3.3 逻辑仿真 |
| 3.4 小结 |
| 第4章 展望 |
| 致谢 |
| 参考文献 |
| 附录1: 攻读硕士学位期间发表的文章 |
| 附录2: HDB3编、译码器的VHDL程序 |
| 附录3: 帧同步电路中主要部分的VHDL程序 |
（7）甚短距离光互联系统高速并行帧同步电路设计（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第一章 绪论 |
| 1.1 光纤通信和SDH/SONET简介 |
| 1.2 甚短距离光互联系统的应用 |
| 1.3 帧同步系统 |
| 1.4 本论文内容介绍 |
| 第二章 FPGA技术及电子设计自动化 |
| 2.1 FPGA的结构原理 |
| 2.2 Altera FPGA的结构和编程原理 |
| 2.3 Stratix FPGA的结构 |
| 2.3.1 逻辑单元(LE) |
| 2.3.2 逻辑阵列块(LAB) |
| 2.3.3 时钟网络和锁相环 |
| 2.3.4 Stratix中的存储器 |
| 2.3.5 输入输出单元(IOE) |
| 2.4 Mercury系统结构 |
| 2.4.1 Mercury的CDR收发机 |
| 2.5 FPGA设计流程 |
| 2.5.1 设计输入 |
| 2.5.2 设计综合 |
| 2.5.3 仿真验证 |
| 2.5.4 设计实现 |
| 2.5.5 时序分析 |
| 2.5.6 下载验证 |
| 2.6 基于多种EDA工具的FPGA设计 |
| 第三章 甚短距离光互联系统 |
| 3.1 SDH/SONET的速率等级和帧结构 |
| 3.2 甚短距离(VSR)光互联接口协议 |
| 3.3 VSR4-1接口协议 |
| 3.3.1 发送转换集成电路(Transmit Convert IC) |
| 3.3.2 接收转换集成电路(Receive Covnert IC) |
| 第四章 帧同步系统性能分析和参数选择 |
| 4.1 数字复接系统 |
| 4.2 VSR4-1帧结构 |
| 4.3 帧同步系统性能 |
| 4.3.1 虚漏概率和虚警概率 |
| 4.3.2 帧同步搜捕方法 |
| 4.3.3 帧同步码组信号码型对虚警概率的影响 |
| 4.3.4 帧同步码最优长度 |
| 4.3.5 同步保护和搜捕校验 |
| 4.3.6 帧同步系统性能分析 |
| 4.3.7 VSR帧同步系统参数选择 |
| 第五章 VSR帧同步系统设计与实现 |
| 5.1 FPGA设计中的一些问题 |
| 5.1.1 建立时间和保持时间 |
| 5.1.2 FPGA中的毛刺 |
| 5.1.3 时钟 |
| 5.1.4 同步系统的运行速度 |
| 5.2 VSR帧同步系统的设计与实现 |
| 5.2.1 MindSpeed 27207芯片简介 |
| 5.2.2 VSR单通道帧同步系统 |
| 5.2.3 十二通道帧同步系统 |
| 5.2.4 提高系统的运行速度 |
| 5.3 发送电路和检测电路的设计 |
| 5.3.1 高速伪随机静荷的实现 |
| 5.3.2 m序列 |
| 5.3.3 并行m序列 |
| 5.3.4 误码测试系统 |
| 5.3.5 8B10B编解码 |
| 5.3.6 计数器经8B10B编码作为静荷 |
| 5.4 复位电路 |
| 5.5 电路的测试和验证 |
| 5.5.1 测试仪器 |
| 5.5.2 片内测试 |
| 5.5.3 系统测试 |
| 5.5.4 使用SDH测试仪进行测试 |
| 5.5.5 误码测试系统的测试结果 |
| 第六章 总结 |
| 参考文献 |
| 致谢 |
（9）用Altera FLEX10K可编程逻辑器件实现复用器的设计（论文提纲范文）
| 1 Altera FLEX 10K概述 |
| 2 FLEX 10K器件的性能特点 |
| 3 自顶向下设计方法 |
| 4 时分复用原理 |
| 5 Mux+plusⅡ简介 |
| 6 设计实现及仿真 |
四、用自顶向下方法设计复接分接器（论文参考文献）
- [1]无线信道中Turbo码的性能分析及FPGA实现[D]. 张磊. 天津职业技术师范大学, 2014(07)
- [2]单向视频光端机的设计与研究[D]. 黄德新. 河南理工大学, 2010(06)
- [3]光纤自愈环网传输线路纵联保护的研究[D]. 赵厚滨. 东南大学, 2006(04)
- [4]甚短距离（VSR）光传输数据转换芯片设计[D]. 李彧. 东南大学, 2005(04)
- [5]多E1反向复用芯片中数据同步电路的设计及实现[J]. 强智,李新慧,徐东明. 西安邮电学院学报, 2004(03)
- [6]基于SOC的HDB3编译码和帧同步电路[D]. 付燕. 郑州大学, 2004(04)
- [7]甚短距离光互联系统高速并行帧同步电路设计[D]. 曾敏. 东南大学, 2004(02)
- [8]FOM光纤自愈环网[J]. 徐钊,杨福锦,郑红党. 光通信技术, 2003(08)
- [9]用Altera FLEX10K可编程逻辑器件实现复用器的设计[J]. 张蕾,黄国策,宋明. 国外电子元器件, 2002(03)
- [10]用自顶向下方法设计复接分接器[J]. 丁明威,黄培中. 通信技术, 2000(04)