一、1.8V电源电压81dB动态范围的低过采样率ΣΔ调制器(英文)（论文文献综述）
牛葳[1]（2020）在《MEMS陀螺中16位数模转换器设计》文中进行了进一步梳理MEMS微机械陀螺是用于测量物体转动角速度的器件,精度是一个重要参数。MEMS陀螺由敏感元器件和接口电路组成,其中,数模转换器的精度对接口电路输出驱动信号的精度有着直接的影响。在高精度转换的设计要求下,过采样delta-sigma技术是目前较好的设计选择。在此背景下,本论文针对MEMS陀螺数字化接口电路中的数模转换器展开研究,设计了一款适用于MEMS陀螺接口电路中的16位sigma-delta数模转换器。本论文首先从MEMS陀螺单质量块的动力学方程的角度出发,对其工作原理进行了阐述。接着深入分析了sigma-delta DAC的工作原理,并完成了各子模块的系统级设计和电路级设计。sigma-delta DAC主要由插值滤波器、sigma-delta数字调制器以及模拟重构级组成。插值滤波器通过三级级联的方式实现:半带滤波器—1/4带低通滤波器—采样保持电路,共实现了128倍的插值功能,在10k Hz的信号带宽下,信噪比可达到102.3d B。sigma-delta数字调制器采用3阶4位量化的CIFB结构实现,系数采用CSD编码方式实现,经仿真,数字调制器的信噪比为d B.1093,有效位数可达到17.86位。为解决模拟重构级电路中元件不匹配的问题,引入了DWA模块,实现了对单位电容的轮循选择,降低了多比特转换器量化的非线性误差。模拟重构级采用全差分直接电荷转移型DAC和二阶Chebyshev Sallen-Key RC滤波器实现。本论文在Matlab环境下对整体系统进行仿真和建模,并在各模块的参数设计上折中考量,力求达到较优的性能指标。设计在0.18μm标准CMOS工艺下完成,继完成各个模块的设计后,对delta-sigma数模转换器中的数字电路和模拟电路部分进行混合仿真,验证系统功能是否正确,仿真结果显示,在10k Hz的信号带宽下,系统的谐波分量在-98d B左右,信噪比可达到97.8d B,有效位数为15.95位,时钟频率为3.2MHz。
胡云[2]（2020）在《用于医疗电子的24位Sigma-delta调制器的研究与设计》文中研究指明模数转换器（ADC）是连接模拟电路和数字电路的重要接口。随着手机、手环、平板电脑等移动消费电子产品的广泛使用以及新兴的可穿戴设备的出现,高性能、低功耗的ADC已经成为广大模拟电路和数模混合电路领域的研究者们关注的对象和追求的目标。在医疗技术水平飞速发展的今天,医疗设备检测和分析生理信号的能力至关重要,不管是体温计、血压计,还是绘制心电图、脑电图,检测模拟信号依靠传感器,而分析模拟信号的核心单元则是ADC。因此,模数转换器的性能直接决定着医疗设备的性能好坏。Sigma-delta ADC通过利用过采样、噪声整形和降采样数字抽取滤波等技术,在模拟领域通过要求不高的模拟电路处理低精度信号,降低模拟电路设计难度,而在数字域进行高精度的信号处理,充分应用了数字电路强大的信号处理能力。以较低的功耗和简单的电路获得极高的有效位数,应用于高精度音频电路、高精度测量仪器以及生理信号测量中,现有的SOC也广泛采用成熟的ADC IP。Sigma-delta ADC因为其高分辨率、高线性度、低成本等特点得到越来越广泛的应用与逐步深入的研究。本文首先分析了模数转换器的宏观工作原理,在对大部分种类的ADC有了系统了解的基础上,然后通过对比各类转换器的优缺点与适用场合,结合目标应用领域的输入信号特点,选定Sigma-delta ADC作为设计方案。接下来对Sigma-delta调制器的工作原理进行深入地分析,通过比较各种架构方式的优缺点以及使用时的要求,在对Sigma-delta调制器性能与调制器的阶数、过采样率和量化器之间的关系加以总结之后,在simulink中采用SD Toolbox工具箱对Sigma-delta调制器进行matlab建模与仿真,选定二阶单环一位量化的CIFB结构作为目标,得出各电路模块对应的大致参数要求。在具体的电路设计过程中,一方面采用工程上比较先进的电路结构（如高性能低功耗的开关电容运算放大器、开关电容共模反馈等）,另一方面引入一些能够显着优化调制器电路性能的技术手段（如斩波技术等）。最后在SMIC 0.18μm CMOS工艺条件下,采用3.3V模拟电压和1.8V数字电压供电,在cadence中完成了24位输出的二阶Sigma-delta ADC模拟调制器部分的电路设计,设计目标为有效位数达到16位。仿真结果显示在输入信号幅度为1.08V,频率为2.5k Hz时,将输出信号采样并在matlab中进行FFT分析,得到调制器输出信噪比为98.3d B,即获得有效位数为16.03位,芯片功耗为21.6m W,达到了预期设计目标。
李棒[3]（2020）在《全差分四阶Delta-Sigma调制器的研究与设计》文中认为随着信息科技的持续发展,高性能Delta-Sigma ADC的需求与日俱增。因为离散时间Delta-Sigma ADC对时钟和工艺更加不敏感,所以具有很高的应用和研究价值。离散时间Delta-Sigma ADC系统由调制器和降采样滤波器两部分组成,其中降采样滤波器是数字滤波器,而ADC的核心模拟电路均位于调制器。因此本文便设计了一种应用于仪器仪表的Delta-Sigma调制器。论文主要工作包括:在深入研究过采样、噪声整形技术的基础上,对比分析了Delta-Sigma调制器的几种常用结构。在系统设计层面,基于离散时间架构,提出了一种单环前馈4阶4比特量化的设计方案。首先进行了系统参数的设计,为了能够达到良好的系统稳定性,通过设定噪声传输函数的极点z=0.91为边界条件来进行计算,并且利用理想Simulink模型进行了验证。其次考虑到实际电路应用情况,需要对各种非理想因素进行验证。针对每一种非理想因素,均单独进行建模并与理想模型进行仿真对比,完成定量评估,为电路级优化设计提供依据。最后对DWA算法进行了建模验证,仿真了系统在经过DWA算法校正时,有效位数和电路谐波的改善情况,其仿真结果表明,DWA校正之后的模型有效位数显着提高,因此对于高性能调制器系统设计而言,DWA校正是必要和有效的。在电路设计层面,本文基于模块化设计方式,分别设计和仿真了量化器、反馈DAC、积分器、时钟产生电路和前馈求和加法器。其中,量化器使用速度占优的Flash ADC,并重点设计了其中的比较器电路,优化了量化速度,使其误差更小,仿真得到系统失调217μV,随机误差失调1.67mV;反馈DAC利用温度计码代替传统的二进制控制,实现了更小的DAC非线性;积分器采用带延时的SC积分器,其中重点设计运放电路,采用带增益提高级的电路结构,实现了122dB的高增益;时钟电路在输入1MHz的情况下,准确输出了45%占空比的非交叠时钟;而前馈求和加法器则采取了有源加法器,性能比无源的类型更有优势。针对调制器整体电路的仿真结果表明,在输入幅度0.7V、频率1.77kHz的正弦波条件下,可实现OSR 32时调制器有效位数达14.85bits,SNDR达91.16 dB。在输入频率更低时（305Hz）,电路能够实现效位数15.23 bits,SNDR 93.4dB的更优结果。
曹磊[4]（2020）在《基于MEMS电容式加速度计宽输入动态范围的研究》文中研究指明由于物联网等相关技术的发展,使得包括MEMS电容式加速度计在内的MEMS传感器在可穿戴设备中有广泛的应用,所以加速度计在设计过程中受到尺寸与功耗的限制。同时,制造MEMS传感器的CMOS工艺与MEMS工艺中的特征尺寸为了顺应MEMS传感器高度集成化的趋势而减小。这都会导致加速度计的供电电源电压降低并极易受到寄生电容中噪声的干扰,从而降低加速度计的动态范围。因此本文在设计MEMS电容式加速度计的过程中对低功耗与宽输入动态范围的特性进行了深入的研究并提出相应的实现方法。本文首先根据电容式敏感单元的物理结构特征建立了可用作电路整体仿真的敏感单元模型。在详细研究了电容式加速度计的工作机理后,在理想力学模型的基础上引入热噪声、寄生电容以及静电力吸合效应等非理想因素,并基于Verilog-A语言建立了敏感单元的行为模型。通过分析模型的瞬态特性以及频率特性,得出所建立的模型能够准确反映实际敏感单元的工作特性且能够与读出电路进行整体仿真。其次本文通过研究不同电容电压转换器（CVC）的工作原理并分析其优缺点,选择了由开关电容电荷放大器构成的全差分开环结构实现电容值读出。为了降低寄生的电容对读出电路中的输入偏移误差以及增益误差的恶化,引入了输入共模反馈补偿结构以及过采样逐次逼近读出技术。在分析两种电路结构的不足后,提出一种采用平均降噪读出技术的CVC。该技术可通过减小CVC中噪声使CVC的输入动态范围可达到98d B,同时减小了读出电路的整体功耗。为了使加速度计输出稳定的数字信号,本文设计了一款一位量化单环CRFF结构的二阶Sigma-Delta调制器,该调制器有线性度高、功耗低的特点。在研究调制器的工作原理以及工作时的稳定性条件后,提出电路实现方案,最终调制器的有效位数为12bits,信噪比为74d B。最后本文基于Dongbu HiTek 0.18μm BCD工艺,在Spectre中对设计的电路系统进行仿真验证。仿真结果显示本文设计的读出电路在电源电压为1.8V的情况下的有效识别量程为±10g。随着输出采样频率的降低,CVC的输出噪声增幅被抑制在3d B以内,实际值与理论值的误差为1.08%,并且通过优化整体电路结构减小了读出电路的功耗。带隙基准模块的温度系数为12.7ppm/℃,上升时间小于5μs,满足设计要求。
王艾意[5]（2020）在《适用于稀疏信号的全预测超低功耗SAR ADC设计》文中研究说明近年随着来个人健康意识的增强,带动了便携式医疗设备和可穿戴智能设备的高速发展,对芯片低功耗的需求随之日益增长。这些设备通过对人体的生物电信号持续性检测,帮助用户获取自身的身体健康状况。为了获取实时的生理数据,需要信号采集系统对用户的生物电信号进行连续地采样和量化,因此降低功耗、延长系统寿命显得尤为重要。生物电信号检测系统通常由模拟前端电路（AFE）、模数转换器（ADC）、数字信号处理电路（DSP）、射频收发电路（RF）等模块组成。其中ADC作为检测电路的核心模块,对整个系统的功耗有着非常大的影响。因此,设计出能够对生物电信号特征参数进行提取的低功耗ADC,对于整个系统来说至关重要。由于逐次逼近型（SAR）ADC具有功耗低、结构简单、速度精度适中以及易于集成等特点,非常适用于此应用场景。本文在0.13μm标准CMOS工艺下,针对生物电信号具有稀疏性的特点,设计了一款适用于稀疏信号的10位超低功耗SAR ADC。针对生物电信号和传感器检测信号在大部分时间内呈现出幅值变化缓慢、波形有明显地区分、信号随时间具有周期性变化的特点,本文提出了一种量化区间全预测动态追踪算法,该算法大幅度地减少了信号低频部分的平均量化次数,从而降低ADC的整体功耗,本算法的量化结果还可用于后续的生物电信号特征参数提取及病例检测。基于SAR ADC的工作原理与全预测算法,设计出与算法相对应的DAC电容阵列以及SAR ADC的整体电路结构。通过MATLAB仿真建模,分析了生物电信号的频率、幅值等特性,验证了算法和电路结构的可行性。采用基于共模电压复位（Vcm-based）的分段DAC结构,减小了其电容阵列的面积与充放电功耗。在Virtuoso环境中完成了该ADC的电路仿真与版图设计,并对整体版图进行了参数提取后仿真。在10 kS/s的采样率下,基于Spectre/Hspice后仿结果显示:无杂散动态范围（SFDR）为66.7 dB,信噪失真比（SNDR）为58.4 dB,有效位数（ENOB）为9.4 bit,在0.6 V电源电压、160 Hz正弦输入条件下功耗仅有77.4 nW,FoM值为11.5 fJ/Conv.-s,芯片总面积小于1mm2。
李哲[6]（2020）在《高精度噪声整形逐次逼近（NS-SAR）模数转换器关键技术研究》文中研究说明近些年来,物联网技术逐渐成熟,带动了集成电路产业的快速发展。芯片作为物联网技术的核心,成为各大公司抢占的市场。模数转换器（ADC）作为信号处理中间环节的关键模块,是各类系统中不可缺少的重要电路。在物联网应用中,对模数转换器提出了低功耗,高精度的要求。SAR ADC作为低功耗ADC的代表,有望在物联网市场中占有很大的份额。但是由于比较器热噪声以及失调的影响,使得SAR ADC的应用限制在中等精度。Sigma-Delta ADC自身具有高精度的优势,但随着工艺制程的提高,使得高性能运放的设计愈发困难,在一定程度上限制了Sigma-Delta ADC的设计。基于两类ADC的特点,噪声整形逐次逼近型模数转换器（NS SAR ADC）这一新架构被提出。NS SAR ADC具有SAR ADC低功耗的特点,同时具备Sigma-Delta ADC高精度的优势。本文中首先介绍了NS SAR ADC的两类基础结构与工作原理,并提出了一个基于IIR-FIR滤波器级联的二阶的NS SAR ADC的simulink模型。该模型能够同时实现零点优化和极点优化,能够有效地提升噪声整形的效果。其中IIR滤波器用来实现零点优化,IIR滤波器主要包括P反馈环路和Ping-Pong积分器;本文提出的P反馈环路,能够在一阶积分的基础上实现二阶积分的效果,减小了一对比较器的输入对管,能够有效地减小比较器的热噪声、失调以及回踢噪声;为了对P反馈环路中的积分损失和信号损失进行补偿,本文提出了基于动态运放的Ping-Pong积分器,Ping-Pong积分器能够充分利用动态运放的增益,有效地弥补积分损失和信号损失,从而实现无损积分,同时动态运放的功耗很低,能够优化系统的功耗。为了提升系统的稳定性和噪声整形效果,在IIR的基础上增加了FIR滤波器,将噪声传递函数（NTF）的极点从右半平面移至左半平面,该FIR滤波器仅由延迟单元构成,结构简单,能够有效地降低系统的功耗。基于TSMC 65 nm CMOS工艺,本文设计了一款100 MS/s NS SAR ADC来验证该结构的性能。该ADC以8位的SAR ADC作为量化器,其中SAR ADC采用下极板采样的VCM-Based时序来降低电荷注入的影响,并保证共模的稳定性;SAR ADC采用了冗余位校准技术,不仅能够容忍CDAC的非完全建立,还能够防止在比较器输入端由于前馈电荷注入引起的过载,从而增加余差信号处理的时间。后仿真显示,当ADC的采样频率为100 MS/s,过采样率为8,输入信号的频率为0.73 MHz时,该ADC的SFDR为94.3 d B,SNDR为87.6 d B,相比8位理想SAR ADC,SNDR实现了将近30 d B的提升;设计结果能满足高精度低功耗物联网系统的应用要求。
张程高[7]（2019）在《用于生物电信号采集的高性能模拟前端电路关键技术研究》文中提出由于现代医疗的行业需求,以及微电子技术的发展,生物电信号监测系统向着微型化、可穿戴、集成化、网络化、数字化、智能化的方向迅速发展。生理电信号采集模拟前端电路是可穿戴生物电信号监测系统的核心组成部分,其性能决定了所获取信号的质量、量化精度、干扰抑制能力等,低功耗、低噪声、高度集成的模拟前端电路已经成为未来先进电子领域的重要研究方向。生物电信号幅值普遍在微伏至毫伏级别,频率在几十赫兹左右,同时生物电极与人体接触不稳定,因此生物电信号的采集极易受到电路中低频噪声、电源工频、运动伪影以及电极失调等因素的干扰。这就为高性能信号采集电路的设计带来了很大挑战。本文研究了生物电信号采集处理的关键技术,重点介绍了在模拟前端电路中实现低功耗、低噪声、高输入阻抗以及消除干扰的技术,突破了高性能、低功耗、小体积可穿戴模拟前端集成电路的关键技术瓶颈,有效提升了生物电信号检测系统的整体性能。本文首先介绍了生物电信号以及生物电极的特征,阐述了生物电信号采集的模拟前端电路方案与关键技术问题,并列出了模拟前端电路的指标要求。研究了电路系统与晶体管级的噪声优化方法,研究了低功耗模拟前端电路的实现方案,研究了提高前端电路等效输入阻抗的方法,给出了低噪声、低功耗、高输入阻抗的电路实现技术。研究了生物电信号干扰的产生机理与消除方法,实现了对电极直流失调、工频干扰、基线漂移等干扰的消除。本文实现了一种低噪低功耗高输入阻抗伪差分斩波模拟前端电路,该电路用于实现ECG信号的采集与处理。为了满足WBAN对生物节点芯片的功耗、性能、面积等要求,本文提出了一种新型低功耗前端电路架构,其中集成了伪差分电容耦合斩波放大器、开关电容滤波器、连续时间-ΣΔ调制器。引入伪差分结构和负电容电路来增强电路输入阻抗。采用斩波调制技术有效降低了电路的1/f噪声和输入失调电压,并加入了直流反馈环路抑制电极直流失调电压,以及纹波抑制环路抑制输出信号中的斩波纹波,为了抑制工频干扰加入了右腿驱动电路。为了适用于不同个体与环境下心电信号的采集应用,该前端电路实现了增益可配置。基于SMIC 0.18μm CMOS工艺进行了电路和版图设计,并完成了流片、封装和测试。测试结果显示:该前端电路的功耗为84μW,输入阻抗为2.5GΩ,输入积分噪声为0.7μVrms,CMRR为87.3dB,PSRR为81.8dB,整体有效位数为12.7bit,电路各项指标均满足可穿戴应用设计要求。本文还提出了一种低功耗的电流复用的ECG信号模拟前端接口电路,该接口电路的信号采集与处理路径由电流复用斩波仪表放大器、开关电容滤波器、LSB-first SAR ADC构成,并且加入了右腿驱动电路来消除50/60Hz工频电源线干扰。该CMOS模拟前端电路中多个通道复用同一电流复用运算放大器,从而降低了前端仪表放大器的功耗。通过新型电阻电容相结合的斩波耦合方式提高了电路输入阻抗。同时针对心电信号低频低活跃度的特性,在SAR ADC中采用新型的LSB-first时序算法极大地降低了模数转换功耗。基于TSMC 65nm CMOS工艺对该接口芯片进行了电路搭建、仿真、版图设计,并完成了电路测试。该接口电路芯片面积为0.52mm2,功耗为7.9μW,输入阻抗大于2.4 GΩ,等效输入积分噪声为1.6μVrms,CMRR为93dB,PSRR为85dB,整体有效位数为9.4bit,并且该接口电路具有±300mV的电极直流抑制能力。
郝凯旋[8]（2019）在《Sigma-Delta ADC中调制器与数字抽取滤波器的研究与设计》文中研究表明数字信号处理领域的飞速发展,使得人们对作为模拟与数字接口的高性能ADC的需求愈加迫切,而Sigma-Delta ADC以其独特的采样机理和噪声整形方式,在数字音频、数据采集等高精度模数转换领域得到了广泛的应用。现今一个功能完整的Sigma-Delta ADC主要包含抗混叠滤波器、前置可编程放大器、Sigma-Delta调制器和数字抽取滤波器等模块,本文主要针对其中的后两者展开研究。首先针对调制器部分,本文在深入研究并理解其原理的基础上,根据输出SNDR高于100dB、带宽24kHz的设计指标,通过系统地讨论和分析,确定下4阶128倍过采样和1位量化的整体参数。从稳定性角度出发采用一种前馈MASH结构,并基于Simulink完成了调制器系统级理想模型的设计,定性和定量地分析了前馈结构相比于传统结构所具有的优势。随后对实际电路中主要的非理想因素进行了详细的分析和建模,采用扫描仿真的方法得出了调制器关键模块需要满足的性能指标,完成了考虑非理想因素的调制器系统模型设计。接着以系统级仿真为指导,基于SMIC 0.18μm工艺进行调制器的电路级实现,主要包括积分器、运算放大器、量化器、数字噪声抵消逻辑等模块的设计与优化。前仿真结果显示,调制器输出SNDR为103.59dB,有效位数16.92位。针对高输入位宽下数字抽取滤波器面积和功耗较大的问题,本文在系统层面合理地选择滤波器的各项指标,并采用多级级联的方式降低整体的阶数。结构设计上,首先在CIC滤波器尾部引入一种二阶线性相位FIR滤波器,能够在契合CIC滤波器结构的基础上,以较低的代价实现对CIC滤波器通带性能的补偿,使通带边缘处的衰减由接近0.8dB降低至0.01dB左右。随后通过两级半带滤波器来完成后续的抽取和滤波工作,采用多相支路对称的方法优化实现结构,使其系数总量进一步减少,降低了整体的运算量。代码实现上,采用一种改进的CSD编码方式进行系数编码,将乘法运算转变为次数最少的移位相加操作,实现了无乘法器滤波结构,降低了电路的复杂度。最后通过系统级仿真、RTL级仿真与DC综合,验证了本文数字抽取滤波器功能的正确性和优化方法的有效性。最终本文对所设计的调制器与数字抽取滤波器进行了整体数模混合仿真。结果表明,在4.875kHz的输入信号频率、6.144MHz的采样频率、128倍过采样率的条件下,整体输出SNDR为102.69dB,有效位数为16.77位,满足设计指标。
周智[9]（2019）在《高精度ΣΔ调制器的研究与设计》文中进行了进一步梳理近年来,随着集成电路技术的快速兴起和数字信号处理技术的高速发展。生物医疗中的生物电子信号、生活中的音频信号和精密仪表检测的信号等模拟信号需要先转换成可靠的数字信号再做进一步处理。由于这些信号幅度波动范围较大、频率低,因此一般前端需要一个可控增益放大器,再级联高精度模数转化器（Analog to Digital Converter,ADC）来对信号进行信息采集。由于离散时间ΣΔADC的过采样、噪声整形和抽取滤波等技术能实现更高精度的模数转换和更宽的动态范围,并且离散时间结构的ΣΔADC容易集成,性能优越,可以实现较高的高精度,因此近年来ΣΔADC是一个研究热点。本课题以高精度离散时间ΣΔADC为研究对象。由于ΣΔADC的输出性能主要由ΣΔ调制器决定,因此设计了一款高精度的离散时间ΣΔ调制器。其主要工作内容如下:（1）选用三阶一位量化级联前馈型离散时间调制器的结构,在Matlab软件中的simulink环境下建立了调制器的限幅模型,并兼顾调制器的环路稳定性。同时建模分析了电路的非理想因素,主要包括采样开关噪声、运放的等效噪声、时钟抖动、运放的压摆率、运放的增益带宽积和运放的直流有限增益等因素。在综合上述非理想因素的条件下,调制器模型的输出有效精度为19.67bits。（2）接着本文采用了TSMC 0.18μm CMOS工艺,在3.3V的电源电压的条件下进行了调制器电路的设计。通过利用增益自举技术提高了运放增益,消除死区效应的影响。采用了开关斩波技术来去除积分器的1/f噪声和失调,优化了电路噪声性能。采用了共模反馈技术来稳定积分器直流工作点。同时设计了一款预放大可再生锁存比较器,利用输入级电容补偿的方法消除了比较器的回踢噪声,从而提高了调制器的输出精度。最终调制器电路的前仿真结果表明,在时钟频率为16.384MHz、过采样为128倍、采样率128kS/s、输入信号频率为14kHz、信号Vpp为2.2V,调制器电路的输出信噪比为98.1dB,对应有效精度为16.00bits,整个调制器的功耗15.98mW。（3）最后绘制了整体调制器电路的版图并进行了后仿真,其中版图的核心面积为430μm×180μm。与前仿真相比,在其他条件不变的情况下,调制器输入信号频率为30kHz时,调制器的输出信噪比为96.2dB,对应有效精度为15.69bits。
周广佼[10]（2016）在《基于ΣΔ调制的水声通信发射机的研究与设计》文中研究说明水声发射机是主动声呐系统的重要组成部分,它的性能优劣对整个声呐系统有着重要的影响。ΣΔ调制技术因其高输出信噪比,低谐波失真度,易于滤波解调等优势,在数据转换器设计等无线电领域有所应用。本文以水声通信技术应用为背景,目的在于将ΣΔ调制技术应用到水声发射机的工程实践中,并取得理想的性能。论文从原理出发对ΣΔ调制与解调过程中的有关因素进行了仿真,并根据声纳系统的指标要求,设计实现了基于ΣΔ调制的水声通信发射机。本文以二阶单环路ΣΔ调制技术为基础,重点讨论了过采样、噪声整形、数字滤波等关键技术中参数对调制性能的影响。建立了低通滤波器、水声换能器的参数等效模型,仿真研究了 ΣΔ调制方法在水声发射机应用中的可实现性,并通过与传统PWM和过零比较调制方式的对比,给出了ΣΔ调制的优势。比较了模拟电路和FPGA两种实现方式的性能,给出了使用FPGA实现ΣΔ调制功能性能较好的结论。本文讨论了基于FPGA数字电路的ΣΔ调制的实现方法,讨论了水声发射机的实现方案。并利用CycloneⅡ系列芯片设计实现了二阶ΣΔ调制的硬件电路;以D类功率放大器为基础,设计实现了水声通信发射机的硬件电路。最终,两者联调实现了基于ΣΔ调制的水声通信发射机,且其满足设计指标要求。
二、1.8V电源电压81dB动态范围的低过采样率ΣΔ调制器(英文)（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、1.8V电源电压81dB动态范围的低过采样率ΣΔ调制器(英文)（论文提纲范文）
（1）MEMS陀螺中16位数模转换器设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 MEMS陀螺及其接口电路概述 |
| 1.2.2 MEMS陀螺国内外研究现状 |
| 1.2.3 Sigma-Delta数模转换器国内外研究现状 |
| 1.3 研究的目的和意义 |
| 1.4 本课题的主要研究内容 |
| 第二章 MEMS陀螺中Sigma-Delta DAC工作原理 |
| 2.1 引言 |
| 2.2 MEMS微机械陀螺工作原理 |
| 2.3 MEMS陀螺中sigma-delta DAC接口电路的工作原理 |
| 2.4 Sigma-Delta DAC的系统结构 |
| 2.4.1 数字插值滤波器 |
| 2.4.2 过采样与噪声整形 |
| 2.4.3 动态单元匹配技术 |
| 2.5 本章小节 |
| 第三章 插值滤波器的设计 |
| 3.1 插值滤波器的设计指标 |
| 3.2 插值滤波器的系统设计 |
| 3.2.1 半带滤波器的设计 |
| 3.2.2 1/4带低通滤波器的设计 |
| 3.2.3 插值滤波器的整体分析 |
| 3.3 插值滤波器的实现及仿真 |
| 3.3.1 插值滤波器的系统仿真 |
| 3.3.2 插值滤波器系数的CSD编码实现 |
| 3.3.3 插值滤波器的Verilog实现及仿真 |
| 3.3.4 插值滤波器的信噪比分析 |
| 3.4 本章小结 |
| 第四章 Sigma-Delta数字调制器的设计 |
| 4.1 Sigma-Delta数字调制器的设计指标 |
| 4.2 Sigma-Delta数字调制器的设计流程 |
| 4.3 Sigma-Delta数字调制器拓扑结构分析 |
| 4.3.1 单环级联调制器结构 |
| 4.3.2 误差反馈调制器结构 |
| 4.3.3 MASH调制器结构 |
| 4.4 Sigma-Delta数字调制器的系统设计与仿真验证 |
| 4.4.1 调制器量化位数的选取 |
| 4.4.2 sigma-delta数字调制器整体结构框图 |
| 4.4.3 调制器的Verilog实现与功能仿真 |
| 4.5 本章小结 |
| 第五章 开关电容DAC的设计 |
| 5.1 整体结构 |
| 5.2 动态单元匹配电路的设计 |
| 5.3 CMOS开关的设计 |
| 5.4 两相不交叠时钟的设计 |
| 5.5 运算放大器的设计 |
| 5.6 低通模拟滤波器的设计 |
| 5.7 sigma-delta DAC数模混合仿真 |
| 5.8 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
（2）用于医疗电子的24位Sigma-delta调制器的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 相关研究现状 |
| 1.2.2 国外发展现状 |
| 1.2.3 国内发展现状 |
| 1.3 主要研究内容与创新点 |
| 1.4 论文组织架构 |
| 第二章 Sigma-delta ADC基本原理 |
| 2.1 ADC简介 |
| 2.1.1 ADC工作原理 |
| 2.1.2 ADC的分类 |
| 2.2 Sigma-delta ADC工作原理 |
| 2.2.1 Sigma-delta ADC简介 |
| 2.2.2 过采样与噪声整形 |
| 2.3 Sigma-delta ADC性能指标 |
| 2.3.1 静态参数 |
| 2.3.2 动态参数 |
| 2.4 Sigma-delta ADC调制器结构分析 |
| 2.4.1 Sigma-delta调制器基本结构 |
| 2.4.2 一阶Sigma-delta调制器 |
| 2.4.3 高阶Sigma-delta调制器 |
| 2.4.4 调制器结构分析 |
| 2.5 降采样滤波器 |
| 2.6 本章小结 |
| 第三章 二阶CIFB调制器行为级建模 |
| 3.1 二阶单环Sigma-delta调制器理想模型 |
| 3.2 非理想效应 |
| 3.2.1 采样时钟抖动 |
| 3.2.2 开关电容热噪声模型 |
| 3.2.3 运放热噪声模型 |
| 3.2.4 运放的非理想因素 |
| 3.2.5 非理想的二阶调制器模型 |
| 3.3 本章小结 |
| 第四章 二阶Sigma-delta调制器电路设计 |
| 4.1 二阶Sigma-delta调制器电路架构 |
| 4.1.1 全差分电路结构特点 |
| 4.1.2 全差分二阶Sigma-delta调制器电路架构 |
| 4.2 开关的设计 |
| 4.3 运算放大器设计 |
| 4.3.1 运算放大器 |
| 4.3.2 两级运放电路原理 |
| 4.3.3 共源共栅两级运放设计 |
| 4.4 斩波技术 |
| 4.5 开关电容积分器设计 |
| 4.5.1 电容尺寸的选择 |
| 4.5.2 开关电容积分器基本结构 |
| 4.5.3 开关电容积分器设计 |
| 4.6 前置可编程运算放大器设计 |
| 4.7 比较器设计 |
| 4.8 时钟电路设计 |
| 4.9 电平转换电路 |
| 4.10 电流镜电路 |
| 4.11 一位DAC电路 |
| 4.12 本章小结 |
| 第五章 Sigma-delta调制器电路仿真 |
| 5.1 可编程运放仿真 |
| 5.2 两级积分器仿真 |
| 5.2.1 运算放大器仿真结果 |
| 5.2.2 两级积分器仿真结果 |
| 5.3 比较器仿真结果 |
| 5.4 时钟电路仿真结果 |
| 5.5 电流镜电路仿真结果 |
| 5.6 调制器整体电路仿真结果 |
| 5.7 本章小结 |
| 第六章 版图布局与ESD防护 |
| 6.1 版图布局 |
| 6.1.1 版图设计的重要性 |
| 6.1.2 Sigma-delta ADC版图设计 |
| 6.2 ESD静电保护 |
| 第七章 结论与展望 |
| 7.1 本文总结 |
| 7.2 展望 |
| 附录A |
| 附录B |
| 附录C |
| 参考文献 |
| 致谢 |
| 作者简介 |
（3）全差分四阶Delta-Sigma调制器的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究发展现状 |
| 1.3 本文组织安排 |
| 第二章 Delta-Sigma调制器结构与特性分析 |
| 2.1 Delta-Sigma调制器特性分析 |
| 2.1.1 Delta-Sigma调制器构成 |
| 2.1.2 Delta-Sigma调制器中的过采样 |
| 2.1.3 Delta-Sigma调制器中的噪声整形 |
| 2.2 Delta-Sigma调制器结构特征 |
| 2.2.1 单环反馈型 |
| 2.2.2 单环前馈型 |
| 2.2.3 级联型 |
| 2.2.4 连续时间型与离散时间型 |
| 2.2.5 单比特与多比特 |
| 2.3 动态元件匹配技术 |
| 2.3.1 蝶形随机化 |
| 2.3.2 数据加权平均 |
| 2.4 本章小结 |
| 第三章 Delta-Sigma调制器系统级设计与验证 |
| 3.1 设计目标与设计方案 |
| 3.1.1 设计目标 |
| 3.1.2 设计方案 |
| 3.2 系统参数的计算 |
| 3.3 系统非理想因素的仿真分析 |
| 3.3.1 运放的非理想因素仿真与结果分析 |
| 3.3.2 开关的非理想因素仿真与结果分析 |
| 3.3.3 噪声的仿真与结果分析 |
| 3.4 包含非理想因素的调制器完整模型与仿真分析 |
| 3.5 基于DWA算法的调制器优化设计与验证 |
| 3.6 本章小结 |
| 第四章 Delta-Sigma调制器电路级设计与仿真 |
| 4.1 量化器模块设计 |
| 4.1.1 模数转换器设计 |
| 4.1.2 比较器设计 |
| 4.2 反馈DAC设计 |
| 4.2.1 结构设计 |
| 4.2.2 非理想效应优化 |
| 4.2.3 单位电容设计 |
| 4.3 积分器设计 |
| 4.3.1 整体电路设计 |
| 4.3.2 内部运算放大器设计 |
| 4.4 时钟产生电路设计 |
| 4.5 前馈求和加法器设计 |
| 4.5.1 全差分加法器整体电路设计 |
| 4.5.2 加法器内运放设计与仿真分析 |
| 4.5.3 加法器仿真分析 |
| 4.6 调制器整体电路的仿真验证与结果分析 |
| 4.7 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（4）基于MEMS电容式加速度计宽输入动态范围的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外发展现状 |
| 1.2.1 国内发展现状 |
| 1.2.2 国外发展现状 |
| 1.3 本论文主要研究任务 |
| 第二章 MEMS电容式加速度计的原理 |
| 2.1 敏感单元工作原理与建模 |
| 2.1.1 敏感单元中力学系统的建模 |
| 2.1.2 敏感单元中机械电容的建模 |
| 2.2 电容电压转换器的工作原理 |
| 2.2.1 载波驱动桥式放大器 |
| 2.2.2 开关电容电荷放大器 |
| 2.3 Sigma-Delta调制器原理及相关技术 |
| 2.3.1 Sigma-Delta调制器原理 |
| 2.3.2 过采样技术 |
| 2.3.3 噪声整形技术 |
| 2.4 本章小结 |
| 第三章 电容式加速度计宽动态范围特性研究 |
| 3.1 敏感单元非理想模型建立 |
| 3.1.1 力学系统中的热噪声 |
| 3.1.2 机械电容静电力反馈 |
| 3.2 平均降噪读出技术 |
| 3.2.1 全差分开环架构分析 |
| 3.2.2 寄生电容的引入 |
| 3.2.3 全差分读出技术补偿与改进 |
| 3.2.4 噪声恶化分析 |
| 3.2.5 平均降噪读出技术 |
| 3.3 Sigma-Delta调制器结构分析 |
| 3.3.1 一阶Sigma-Delta调制器 |
| 3.3.2 二阶Sigma-Delta调制器 |
| 3.3.3 稳定性分析 |
| 3.3.4 二阶Sigma-Delta调制器系统设计 |
| 3.4 本章小结 |
| 第四章 电容式加速度计电路设计 |
| 4.1 敏感单元仿真模块 |
| 4.1.1 敏感单元模型实现 |
| 4.1.2 敏感单元模型仿真 |
| 4.2 电容电压转换器设计与仿真 |
| 4.2.1 全差分运算放大器 |
| 4.2.2 共模反馈电路设计 |
| 4.2.3 全差分运算放大器仿真 |
| 4.2.4 模块整体设计与仿真 |
| 4.3 基准模块电路设计与仿真 |
| 4.3.1 电流基准的设计与仿真 |
| 4.3.2 电压基准的设计与仿真 |
| 4.4 时钟模块电路设计与仿真 |
| 4.4.1 振荡器的电路设计 |
| 4.4.2 振荡器的电路仿真 |
| 4.5 Sigma-Delta调制器设计与仿真 |
| 4.5.1 量化器的设计 |
| 4.5.2 整体电路设计 |
| 4.5.3 Sigma-Delta调制器的仿真 |
| 4.6 本章小结 |
| 第五章 电容式加速度计仿真与版图设计 |
| 5.1 系统整体仿真验证 |
| 5.2 版图设计 |
| 5.2.1 版图设计规则 |
| 5.2.2 版图设计的匹配 |
| 5.2.3 系统版图设计 |
| 5.3 本章小结 |
| 第六章 论文工作总结与展望 |
| 6.1 研究总结 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（5）适用于稀疏信号的全预测超低功耗SAR ADC设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 本文的主要工作及创新点 |
| 1.4 论文结构组织 |
| 第二章 心电信号及模数转换器概述 |
| 2.1 心电信号及检测系统简介 |
| 2.2 ADC工作原理简介 |
| 2.3 模数转换器的主要性能指标 |
| 2.3.1 静态性能 |
| 2.3.2 动态参数 |
| 2.4 常见ADC结构简介 |
| 2.4.1 快闪型ADC |
| 2.4.2 流水线型ADC |
| 2.4.3 过采样型ADC |
| 2.4.4 逐次逼近型ADC |
| 2.5 低功耗电容开关时序 |
| 2.5.1 传统电容开关时序 |
| 2.5.2 节能电容开关时序 |
| 2.5.3 单调电容开关时序 |
| 2.5.4 Vcm-based电容开关时序 |
| 2.6 本章小结 |
| 第三章 低功耗SAR ADC的系统设计及建模 |
| 3.1 全预测动态追踪算法原理 |
| 3.2 低功耗DAC电容阵列设计 |
| 3.3 全预测算法Matlab系统建模 |
| 3.4 寄生电容和电容失配 |
| 3.5 比较器噪声与失调 |
| 3.6 系统设计指标 |
| 3.7 本章小结 |
| 第四章 超低功耗SAR ADC电路设计与仿真 |
| 4.1 SAR ADC系统框架设计 |
| 4.2 采样电路设计 |
| 4.3 比较器设计 |
| 4.4 DAC电容阵列设计 |
| 4.5 数字模块设计 |
| 4.5.1 时序产生模块设计 |
| 4.5.2 预测SAR逻辑设计 |
| 4.5.3 数字输出逻辑设计 |
| 4.6 本章小结 |
| 第五章 系统性能仿真结果及版图 |
| 5.1 版图设计 |
| 5.2 ADC后仿真结果 |
| 5.3 本章小结 |
| 第六章 结论 |
| 6.1 本文的主要工作和贡献 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间取得的成果 |
（6）高精度噪声整形逐次逼近（NS-SAR）模数转换器关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究目的与意义 |
| 1.2 国内外研究现状 |
| 1.3 本文内容安排 |
| 第二章 模数转换器基础概述 |
| 2.1 Nyquist型模数转换器与过采样型模数转换器原理概述 |
| 2.1.1 Nyquist型模数转换器原理概述 |
| 2.1.2 过采样型模数转换器原理概述 |
| 2.2 ADC主要指标 |
| 2.2.1 静态参数 |
| 2.2.2 动态参数 |
| 2.3 本章小结 |
| 第三章 噪声整形SAR ADC建模分析 |
| 3.1 噪声整形SAR ADC |
| 3.1.2 CIFF 型 NS SAR ADC |
| 3.1.3 EF 型NS SAR ADC |
| 3.2 系统建模分析 |
| 3.2.1 P反馈环路 |
| 3.2.2 Ping-Pong积分器 |
| 3.2.3 FIR滤波器 |
| 3.2.4 噪声整形SAR ADC |
| 3.3 动态运放非理想因素分析 |
| 3.3.2 动态运放工作原理 |
| 3.3.3 动态运放增益偏差对系统性能影响 |
| 3.3.4 动态运放噪声分析 |
| 3.4 SAR ADC非理想因素分析 |
| 3.4.1 采样开关热噪声 |
| 3.4.2 比较器噪声及失调 |
| 3.4.3 DAC非线性 |
| 3.5 小结 |
| 第四章 噪声整形SAR ADC电路实现 |
| 4.1 零极点优化的二阶噪声整形SAR ADC |
| 4.1.1 系统电路结构 |
| 4.1.2 级联IIR-FIR滤波器 |
| 4.1.3 噪声整形SAR ADC工作过程 |
| 4.2 采样保持开关 |
| 4.2.1 MOS管做采样开关 |
| 4.2.2 CMOS开关做采样开关 |
| 4.2.3 传统自举采样开关 |
| 4.2.4 带衬底调制的自举采样开关 |
| 4.3 DAC电容阵列 |
| 4.3.1 VCM-Based时序 |
| 4.3.2 冗余位校准 |
| 4.3.3 热噪声分析 |
| 4.4 双输入动态比较器 |
| 4.4.2 比较器结构 |
| 4.4.3 等效输入噪声分析 |
| 4.4.4 失调电压分析 |
| 4.5 异步SAR逻辑及时钟产生电路 |
| 4.6 动态运放 |
| 4.7 小结 |
| 第五章 版图设计与后仿真 |
| 5.1 版图设计 |
| 5.1.1 采样保持电路 |
| 5.1.2 双输入端比较器 |
| 5.1.3 CDAC电容阵列 |
| 5.1.4 整体版图 |
| 5.2 后仿真结果 |
| 5.3 小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 未来展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）用于生物电信号采集的高性能模拟前端电路关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 论文研究内容与创新点 |
| 1.4 论文的组织结构 |
| 第二章 生理电信号与模拟前端电路系统概述 |
| 2.1 各类生理电信号幅频特性 |
| 2.2 生物电极与干扰分析 |
| 2.2.1 生物电极电学模型 |
| 2.2.2 各类干扰信号原理分析 |
| 2.3 各类干扰消除方案与前端电路技术指标要求 |
| 2.3.1 生理电信号采集与干扰消除方案 |
| 2.3.2 模拟前端电路性能指标总结 |
| 2.4 本章小结 |
| 第三章 模拟前端电路关键模块与技术 |
| 3.1 生理电信号采集模拟前端电路架构 |
| 3.2 关键电路模块 |
| 3.2.1 仪表放大器(IA) |
| 3.2.2 可变增益放大器(PGA) |
| 3.2.3 可变带宽滤波器(PBF) |
| 3.2.4 模数转换器(ADC) |
| 3.3 低噪声、高性能模拟前端关键技术 |
| 3.3.1 晶体管级噪声优化技术 |
| 3.3.2 源极退化技术 |
| 3.3.3 斩波调制技术 |
| 3.3.4 自调零技术 |
| 3.4 本章小结 |
| 第四章 低噪声高输入阻抗心电信号采集模拟前端电路 |
| 4.1 低噪声高输入阻抗模拟前端电路架构 |
| 4.2 电路实现 |
| 4.2.1 伪差分电容耦合斩波仪表放大器实现 |
| 4.2.2 开关电容滤波器 |
| 4.2.3 连续时间Sigma-delta调制器 |
| 4.2.4 右腿驱动电路 |
| 4.3 电路测试与结果分析 |
| 4.4 本章小结 |
| 第五章 低功耗电流复用心电信号模拟前端电路 |
| 5.1 低功耗电流复用模拟前端电路架构 |
| 5.2 电路实现 |
| 5.2.1 仪表放大器 |
| 5.2.2 LSB-first SAR ADC |
| 5.2.3 复用逻辑电路 |
| 5.3 电路测试与结果分析 |
| 5.4 本章总结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）Sigma-Delta ADC中调制器与数字抽取滤波器的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要工作及内容安排 |
| 第二章 Sigma-Delta ADC基本原理 |
| 2.1 Sigma-Delta ADC性能参数 |
| 2.2 Sigma-Delta ADC系统架构 |
| 2.3 Sigma-Delta调制器基本原理 |
| 2.3.1 量化噪声 |
| 2.3.2 过采样技术 |
| 2.3.3 噪声整形技术 |
| 2.4 Sigma-Delta调制器结构 |
| 2.4.1 高阶单环调制器的稳定性 |
| 2.4.2 MASH结构 |
| 2.5 数字抽取滤波器 |
| 2.5.1 数字滤波器 |
| 2.5.2 信号的抽取 |
| 2.6 本章小结 |
| 第三章 Sigma-Delta调制器系统设计与仿真 |
| 3.1 理想调制器模型的设计与仿真 |
| 3.1.1 基本参数的确定 |
| 3.1.2 结构的选择 |
| 3.1.3 系数设计与模型仿真 |
| 3.2 非理想因素建模与仿真 |
| 3.2.1 时钟抖动 |
| 3.2.2 噪声分析 |
| 3.2.3 非理想积分器 |
| 3.2.4 调制器非理想模型仿真分析 |
| 3.3 本章小结 |
| 第四章 Sigma-Delta调制器电路设计与仿真 |
| 4.1 积分器设计 |
| 4.2 运算放大器设计 |
| 4.2.1 性能指标 |
| 4.2.2 结构设计 |
| 4.2.3 功能仿真 |
| 4.3 两相非交叠时钟设计 |
| 4.4 量化器设计 |
| 4.4.1 结构设计 |
| 4.4.2 功能仿真 |
| 4.5 前馈求和电路设计 |
| 4.6 噪声抵消电路设计 |
| 4.7 调制器前仿真 |
| 4.8 本章小结 |
| 第五章 数字抽取滤波器的设计与仿真 |
| 5.1 整体性能指标与架构 |
| 5.2 数字抽取滤波器系统设计 |
| 5.2.1 CIC滤波器设计与优化 |
| 5.2.2 CIC滤波器通带性能改进 |
| 5.2.3 半带滤波器的设计与优化 |
| 5.2.4 字长处理 |
| 5.2.5 基于Simulink的系统级仿真 |
| 5.3 RTL代码设计 |
| 5.3.1 系数CSD编码 |
| 5.3.2 时钟电路设计 |
| 5.3.3 代码实现要点 |
| 5.3.4 RTL级仿真验证 |
| 5.3.5 DC综合 |
| 5.4 整体数模混合仿真验证 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文工作总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（9）高精度ΣΔ调制器的研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题的研究背景与意义 |
| 1.2 国内外相关的研究现状以及发展动态 |
| 1.2.1 ADC研究现状 |
| 1.2.2 ΣΔADC的国内外研究现状 |
| 1.3 研究内容与组织结构安排 |
| 第2章 离散时间ΣΔADC概述 |
| 2.1 ADC的基本工作原理 |
| 2.2 ADC的主要性能指标与组成结构 |
| 2.2.1 采样定律与过采样 |
| 2.2.2 量化噪声 |
| 2.2.3 ADC的性能参数与指标 |
| 2.2.4 ΣΔADC的基本组成 |
| 2.3 ΣΔ调制器的工作原理 |
| 2.3.1 离散时间ΣΔ调制器 |
| 2.3.2 过采样原理 |
| 2.3.3 噪声整形原理 |
| 2.4 调制器的结构 |
| 2.4.1 调制器的拓扑结构与类型 |
| 2.4.2 多阶单环反馈ΣΔ调制器分析 |
| 2.5 本章小结 |
| 第3章 高精度离散时间ΣΔ调制器的simulink建模与仿真 |
| 3.1 离散时间结构ΣΔ调制器的系统设计流程 |
| 3.2 离散时间ΣΔ调制器结构及系统参数选取 |
| 3.2.1 ΣΔ调制器量化位数的选取 |
| 3.2.2 ΣΔ调制器拓扑结构的选取 |
| 3.2.3 ΣΔ调制器的阶数与过采样率的选取 |
| 3.3 离散时间ΣΔ调制器系统限幅模型的仿真设计和优化 |
| 3.3.1 离散时间ΣΔ调制器限幅模型的系统稳定性 |
| 3.3.2 离散时间ΣΔ调制器限幅模型系统参数设计 |
| 3.4 离散时间ΣΔ调制器的非理想因素的建模与分析 |
| 3.4.1 采样开关电容噪声的建模与分析 |
| 3.4.2 运放等效噪声的建模与分析 |
| 3.4.3 时钟抖动的建模与分析 |
| 3.4.4 运放非理想特性的建模与分析 |
| 3.4.5 调制器的综合非理想因素的建模与分析 |
| 3.5 本章小结 |
| 第4章 高精度离散时间ΣΔ调制器的电路设计与前仿真 |
| 4.1 三阶单比特前馈型离散时间ΣΔ调制器电路结构 |
| 4.2 积分器电路的设计与分析 |
| 4.2.1 积分器基本工作原理 |
| 4.2.2 开关电路的设计 |
| 4.2.3 运放的设计 |
| 4.3 量化器电路的设计 |
| 4.4 DAC及 DAC逻辑控制电路的设计 |
| 4.5 前馈相加求和电路的设计 |
| 4.6 两相不交叠时钟电路的设计 |
| 4.7 调制器整体电路的前仿真结果与分析 |
| 4.8 本章小结 |
| 第5章 高精度离散时间ΣΔ调制器的版图设计与后仿真 |
| 5.1 系统版图设计考虑 |
| 5.1.1 版图绘制基础 |
| 5.1.2 版图设计中的非理想效应 |
| 5.2 核心模块电路和整体电路版图 |
| 5.3 调制器电路后仿真结果与分析 |
| 5.4 本章总结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 硕士阶段发表论文 |
（10）基于ΣΔ调制的水声通信发射机的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题研究背景和意义 |
| 1.2 水声发射机发展现状 |
| 1.3 现有调制方式比较 |
| 1.3.1 模拟调制 |
| 1.3.2 数字调制 |
| 1.3.3 模拟脉冲调制 |
| 1.3.4 ΣΔ调制 |
| 1.4 FPGA的发展 |
| 1.5 论文主要研究内容 |
| 第2章 ΣΔ调制的基本原理 |
| 2.1 ΣΔ调制的关键技术 |
| 2.1.1 过采样技术 |
| 2.1.2 噪声整形技术 |
| 2.1.3 数字滤波技术 |
| 2.2 低阶ΣΔ调制原理 |
| 2.2.1 一阶ΣΔ调制原理及系统框图 |
| 2.2.2 二阶ΣΔ调制原理及系统框图 |
| 2.3 其他类型ΣΔ调制器 |
| 2.4 ΣΔ调制针对水声发射机的应用难点 |
| 2.5 本章小结 |
| 第3章 ΣΔ调制与解调的仿真 |
| 3.1 ΣΔ调制与解调原理的MATLAB仿真 |
| 3.1.1 ΣΔ调制器阶数与噪声整形效果 |
| 3.1.2 输入信号幅度对ΣΔ调制的影响 |
| 3.1.3 ΣΔ解调 |
| 3.1.4 ΣΔ调制效率的仿真 |
| 3.1.5 谐波失真度与线性度仿真 |
| 3.2 ΣΔ调制的QUARTUS Ⅱ仿真 |
| 3.2.1 ΣΔ调制的FPGA实现框图 |
| 3.2.2 FPGA模块介绍 |
| 3.2.3 仿真输出波形 |
| 3.3 对多种信号ΣΔ调制与解调的仿真 |
| 3.3.1 仿真流程 |
| 3.3.2 仿真结果 |
| 3.3.3 合成信号的ΣΔ调制 |
| 3.4 ΣΔ调制的MULTISIM硬件仿真 |
| 3.5 本章小结 |
| 第4章 硬件电路设计 |
| 4.1 AD采集电路 |
| 4.2 FPGA硬件电路 |
| 4.2.1 供电电路 |
| 4.2.2 时钟电路 |
| 4.2.3 下载器配置 |
| 4.3 基于D类功放的水声信号发射机 |
| 4.3.1 信号调理电路 |
| 4.3.2 功率放大电路 |
| 4.3.3 换能器匹配电路 |
| 4.4 LC滤波电路 |
| 4.5 本章小结 |
| 第5章 硬件测试结果 |
| 5.1 多种信号ΣΔ调制与解调的测试结果 |
| 5.1.1 ΣΔ调制的FPGA实现 |
| 5.1.2 滤波解调 |
| 5.2 水声发射机性能测试 |
| 5.3 系统性能测试与评估 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和取得的科研成果 |
| 致谢 |
| 附录 |
四、1.8V电源电压81dB动态范围的低过采样率ΣΔ调制器(英文)（论文参考文献）
- [1]MEMS陀螺中16位数模转换器设计[D]. 牛葳. 哈尔滨工业大学, 2020(02)
- [2]用于医疗电子的24位Sigma-delta调制器的研究与设计[D]. 胡云. 西安电子科技大学, 2020(05)
- [3]全差分四阶Delta-Sigma调制器的研究与设计[D]. 李棒. 西安电子科技大学, 2020(05)
- [4]基于MEMS电容式加速度计宽输入动态范围的研究[D]. 曹磊. 西安电子科技大学, 2020(05)
- [5]适用于稀疏信号的全预测超低功耗SAR ADC设计[D]. 王艾意. 电子科技大学, 2020(07)
- [6]高精度噪声整形逐次逼近（NS-SAR）模数转换器关键技术研究[D]. 李哲. 西安电子科技大学, 2020(05)
- [7]用于生物电信号采集的高性能模拟前端电路关键技术研究[D]. 张程高. 西安电子科技大学, 2019(07)
- [8]Sigma-Delta ADC中调制器与数字抽取滤波器的研究与设计[D]. 郝凯旋. 西安电子科技大学, 2019(02)
- [9]高精度ΣΔ调制器的研究与设计[D]. 周智. 东南大学, 2019(06)
- [10]基于ΣΔ调制的水声通信发射机的研究与设计[D]. 周广佼. 哈尔滨工程大学, 2016(03)